|
Intel Name
|
Prozessoreigenschaften
|
Generation
|
Erscheinungsjahr
|
|
4004
|
Datenbus 4 Bit, Adressraum 4KB
|
|
1971
|
|
4040
|
weitere Befehle und Interrupt-Support
|
|
1972
|
|
8008
|
Datenbus 8 Bit , 3300 Transistoren, Taktfrequenz zuerst 1,3MHz, Adressraum 16KB
|
|
1972
|
|
8080
|
volle 64KB Adressraum, 56 Befehle, Taktfrequenz bis 3 MHz
|
|
1974
|
|
8085
|
intergrierter Taktgenerator und Bus-Controller
|
|
1976
|
|
8086
|
Datenbus 16 Bit, Adressraum 1MB in 64KB-Blöcken, 29000 Transistoren, DMA- und Interrupt-Controller fehlen
|
|
1978
|
|
8088
|
Billigversion des 8086, Datenbus extern 8 Bit
|
|
1979
|
|
80186
|
Weiterentwicklung des 8086, jetzt mit Interrupt und DMA-Controller und höheren Taktraten
|
|
1981
|
|
80188
|
wie 80186, jedoch Datenbus extern 8 Bit
|
|
|
|
80286
|
vollwertiger 16 Bit Prozessor, Modus-1 8086 kompatibel (nur 1 MB direkt adressierbar) oh geliebtes DOS
|
|
1982
|
|
386 SX
|
Datenbus intern 32 Bit, extern 16 Bit
|
|
1988
|
|
386 DX
|
Datenbus intern und extern 32 Bit
|
|
1985
|
|
486 SX
|
Datenbus intern und extern 32 Bit, ohne CO Prozessor
|
P23
|
1991
|
|
486 DX
|
Datenbus intern und extern 32 Bit, mit CO Prozessor
|
P4
|
1989
|
|
486 DX2
|
interne Taktverdopplung
|
P24, P24S
|
1992
|
|
486 DX4
|
interne Taktverdreifachung
|
P24C/CT/D
|
1994
|
|
Pentium
|
64 Bit Datenbus intern und extern 32, 16 Kbyte CPU Cache
|
P5,P54C
|
1993
|
|
Pentium Pro
|
256/512 Kbyte CPU Cache
|
P6
|
1995
|
|
Pentium MMX
|
PI mit Multimedia Erweiterung, 32 Kbyte CPU Cache
|
P55C
|
1997
|
|
Pentium II
|
MMX, 32 Kbyte CPU Cache und 512 Kbyte Level 2 Cache
|
Klamath
|
1997
|
|
Pentium II Mobil
|
Sonderbauform des Pentium II für Notebooks
|
Pentium II Mobil
|
1998
|
|
Celeron
|
MMX, 32 Kbyte CPU Cache, ohne Level 2 Cache
|
Covington
|
1998
|
|
Celeron A
|
MMX, 32 Kbyte CPU Cache, 128 Kbyte Level 2 Cache
|
Mendocino
|
1998
|
|
Pentium II
|
0,25µ Technologie, Bustakt 100 ab Taktfrequenz 350
|
Deschutes
|
1998
|
|
Pentium Xeon
|
32 Kbyte CPU Cache, 1/2 Mbyte Level 2 Cache
|
Pentium II Xeon
|
1998
|
|
Pentium III
|
MMX, 32 Kbyte CPU Cache und 512 Kbyte Level 2 Cache
zusätzlich 70 neue 3D Befehle
|
Katmai
|
1999
|
|
Pentium IV
|
neuer Befehlssatz, Nutzung von Rimm-Speichertechnologie
|
Williamette
|
2001
|
|
Pentium IV
|
L2-Cache auf 512KB, 0,13 Mikron, Nutzung von DDR-RAM
|
Northwood
|
2002
|
|
Itanium
|
64 Bit CPU
|
Merced
|
|
